NAND Flash의 내부 구조

1965년 W. Shockley, W. Brattain 및 J. Bardeen이 바이폴라 튜브를 발명한 후 Intel의 공동 창립자인 Gordon Moore는 다음과 같은 규칙을 발견했습니다. 집적 회로에 수용된 트랜지스터의 수는 매년 약 2배가 될 것이며 성능도 2배가 될 것입니다. 실제로, 집적 회로의 트랜지스터 수는 향후 몇 년 동안 약 18개월마다 두 배로 증가할 것입니다. 예를 들어, Pentium 1.3과 Pentium 4 사이의 18개월 동안 단위 면적당 트랜지스터 수가 2,800만에서 5,500만으로 증가했습니다.

오늘날 표준 데스크탑 PC의 프로세서의 동작 주파수는 기가헤르츠로 계산되고, 메모리가 저장할 수 있는 용량 정보는 테라바이트(TB)로 계산됩니다. 이러한 단위 면적당 트랜지스터 수의 증가는 메모리, 전자 시스템의 핵심 구성 요소이기도 합니다.

반도체 메모리는 RAM(Random Access Memories)과 ROM(Read Only Memories)의 두 가지 주요 부분으로 나눌 수 있습니다. 전원이 꺼지면 RAM은 사라지고 ROM은 유지합니다. 또 다른 종류의 메모리인 NVM(Non-Volatile Memories)은 위의 두 가지 유형 사이에 있습니다. 내용을 수정할 수 있으며 정전 후에도 데이터가 손실되지 않습니다. 이것은 ROM의 내용이 제조업체에 의해 작성되고 고객이 수정할 수 없기 때문에 순수 ROM보다 더 유연합니다.

비휘발성 메모리의 역사는 1970년대에 시작되었고 최초의 NVM은 EPROM(Erasable Programmable Read Only Memory)이었으며, 그 이후 1990년대까지 NVM은 점차적으로 반도체 제품군의 가장 중요한 구성원 중 하나가 되었으며 더 많은 관심을 받았습니다. 결과적인 경제적 이익보다 NVM의 발전을 촉진하기 위해 새로운 기술의 개발에 지불되었습니다.

1990년대 이후 반도체 메모리가 휴대폰, 핸드헬드 컴퓨터, 비디오 카메라와 같은 디지털 단말기 제품에 진입하면서 이 시장은 오늘날까지 급속한 성장을 이루고 있다.

가장 널리 사용되는 플래시 메모리 저장 방식은 플로팅 게이트(FG)라는 기술을 기반으로 합니다. 다음 단면도를 참조할 수 있습니다. MOS 튜브는 두 개의 중첩 게이트로 구성됩니다. 첫 번째 게이트는 산화물로 완전히 둘러싸여 있습니다. 두 번째는 외부에 연결되어 있습니다. 이 단일 도어는 전자 절연 벨트를 형성하는 것과 동일하며, 이는 그 안의 전자(데이터)가 수년 동안 유지될 수 있도록 합니다. 이 고립된 부분을 충방전하는 과정을 프로그램과 소거라고 합니다. 충방전으로 인해 절연 부품 내부의 전위 Vth가 변경됩니다. 이것은 전형적인 MOS 튜브의 작동 원리입니다. 메모리 셀에 전압을 인가할 때 두 가지 경우를 구분할 수 있습니다. 인가하는 전압이 Vth보다 높으면 "1"로 인식되고 그렇지 않으면 "0"로 인식됩니다.

NAND 메모리 셀 구조

정렬

메모리의 저장 단위는 매트릭스 형태로 구성됩니다. 이러한 구성은 메모리가 차지하는 공간을 효과적으로 줄일 수 있기 때문입니다. 메모리 셀의 구성을 보면 NAND와 NOR 플래시의 차이점을 알 수 있습니다. NAND는 현재 가장 널리 사용되는 메모리이기 때문에 이제 NAND를 소개합니다.

NAND 아키텍처에서 메모리 셀은 그림 2.2와 같이 32 또는 64마다 직렬로 구성됩니다. 선택을 위한 2개의 트랜지스터(이 트랜지스터의 2개의 외부 핀은 DSL/Mdl[BL에 연결됨] 또는 SSL/Msl[SL에 연결됨]임)가 메모리 셀(32 또는 64)의 각 스트링의 양쪽 끝에 배치되어 다음을 보장합니다. 소스 라인(Msl을 통해) 및 비트라인(Mdl을 통해)에 연결합니다. 각 NAND 메모리 셀 스트링에는 다른 스트링에 연결하는 데 사용되는 비트라인이 있습니다. 제어 게이트는 워드라인(WL)을 연결하는 데 사용됩니다.

논리 페이지는 동일한 워드라인에 의해 제어되는 저장 장치에 의해 제어되는 부분입니다. 각 워드라인이 제어하는 ​​페이지 수는 저장 장치의 용량과 관련이 있습니다. 플래시 메모리는 저장 장치의 저장 수준에 따라 SLC(1개의 저장 단위 1bit), MLS(1개의 저장 단위 2bits), 8LC(1개의 저장 단위 3bits), 16LC(1개의 저장 단위 4bits)로 나눌 수 있습니다. .

SLC의 인터리빙 경우를 고려하면 홀수와 짝수는 각각 다른 페이지를 구성합니다. 예는 다음과 같습니다. 페이지 크기가 4KB(4096 * 8=32768 비트)인 SLC 워드라인에는 65536개의 메모리 위치가 있습니다.

물론 MLC라면 4페이지가 있고, 각 메모리 셀 시리즈에는 하나의 LSB(Least Significant Bit)와 하나의 MSB(Most Significant Bit)가 있습니다. 따라서 다음이 있습니다.

- 짝수 비트라인의 MSB 및 LSB 페이지

- 홀수 비트라인의 MSB 및 LSB 페이지

동일한 워드라인의 모든 NAND 메모리 셀 스트링은 소거할 때 함께 지워지므로 블록(blcok)을 형성합니다. 2.2에 두 개의 블록이 표시되면 동일한 버스가 사용되며 하나의 블록은 WL0로 구성됩니다.<63:0>다른 하나는 WL1입니다.<63:0>.

NAND Flash의 메모리 셀 구조는 매트릭스입니다. NAND를 읽고, 쓰고, 지울 때 추가 회로가 필요합니다. NAND의 각 다이는 패키징되어야 하므로 설계 단계에서 적절한 다이를 설정합니다. 주변 전자 제품의 크기를 조정하고 구축하는 것이 중요합니다. 예를 들어 NAND Flash의 각 다이의 계층 구조는 이렇습니다.

그림 2.3은 계층 구조의 예를 보여줍니다. 스토리지 어레이는 수평 방향의 워드라인과 수직 방향의 비트라인으로 표시된 다중 평면(그림 2.3의 두 평면)으로 설정할 수 있습니다.

행 디코더는 두 평면 사이에 있습니다. 회로의 작업 중 하나는 정상적인 작동을 보장하기 위해 선택된 NAND 스트링의 워드라인을 적절하게 바이어스하는 것입니다. 모든 비트라인은 감지 증폭기(Sense Amp)에 연결되어야 합니다. 각 감지 증폭기는 하나 이상의 비트라인을 가질 수 있으며 이 섹션의 뒷부분에서 자세히 소개합니다. 감지 증폭기의 목적은 메모리 셀의 전류를 디지털 양으로 변환하는 것입니다. 주변 영역에는 메모리 셀을 충전하는 데 필요한 일부 장치와 전압 관리 장치, 논리 회로 및 기타 장치가 있습니다. PAD는 외부 장치와 통신하는 데 사용됩니다.